现在的位置: 首页 > 综合 > 正文

MSM8x25 LCD调试分析(一)

2013年12月03日 ⁄ 综合 ⁄ 共 1625字 ⁄ 字号 评论关闭

一、kernel里的LCD移植

两种接口:mipi和rgb

对于现代的智能手机来说,其内部要塞入太多各种不同接口的设备,给手机的设计 和元器件选择带来很大的难度。下图是一个智能手机的例子,我们可以看到其内部存储、显示、摄像、声音等内部接口都是各不相同的。即使以摄像头接口来说,不 同的摄像头模组厂商也可能会使用不同的接口形式,这给手机厂商设计手机和选择器件带来了很大的难度。


0a61d174-6236-4c9f-8556-1c91ad6e8429.JPG


MIPI (Mobile Industry Processor Interface) 是2003年由ARM, Nokia, ST ,TI等公司成立的一个联盟,目的是把手机内部的接口如摄像头、显示屏接口、射频/基带接口等标准化,从而减少手机设计的复杂程度和增加设计灵活性。
MIPI联盟下面有不同的WorkGroup,分别定义了一系列的手机内部接口标准,比如摄像头接口CSI、显示接口DSI、射频接口DigRF、麦克风 /喇叭接口SLIMbus等。统一接口标准的好处是手机厂商根据需要可以从市面上灵活选择不同的芯片和模组,更改设计和功能时更加快捷方便。下图是按照 MIPI的规划下一代智能手机的内部架构。


520a5f21-3bdd-4539-9702-0c30fbe1e714.JPG


MIPI是一个比较新的标准,其规范也在不断修改和改进,目前比较成熟的接口应用有DSI(显示接口)和CSI(摄像头接口)。CSI/DSI分别是指其承载的是针对Camera或Display应用,都有复杂的协议结构。以DSI为例,其协议层结构如下:


2082e5d0-5eca-42a8-bde7-aeec3e9fce58.JPG


CSI/DSI的物理层(Phy Layer)由专门的WorkGroup负责制定,其目前的标准是D-PHY。D-PHY采用1对源同步的差分时钟和1~4对差分数据线来进行数据传输。数据传输采用DDR方式,即在时钟的上下边沿都有数据传输。


1f8aa7ef-fc7c-42c2-87e9-f982088a5cc0.JPG


D- PHY的物理层支持HS(High Speed)和LP(Low Power)两种工作模式。HS模式下采用低压差分信号,功耗较大,但是可以传输很高的数据速率(数据速率为80M~1Gbps); LP模式下采用单端信号,数据速率很低(<10Mbps),但是相应的功耗也很低。两种模式的结合保证了MIPI总线在需要传输大量数据(如图像) 时可以高速传输,而在不需要大数据量传输时又能够减少功耗。下图是用示波器捕获的MIPI信号,可以清楚地看到HS和LP信号。


3d4e5e5c-dfb5-4ad9-b874-c901f22d56de.JPG


MIPI 还是一个正在发展的规范,其未来的改进方向包括采用更高速的嵌入式时钟的M-PHY作为物理层、CSI/DSI向更高版本发展、完善基带和射频芯片间的 DigRF V4接口、定义高速存储接口UFS(主要是JEDEC组织)等。当然,MIPI能否最终成功,还取决于市场前,随着智能机的快速发展,很多手机方案公司会采用高清的LCD屏,如1280*720,960*640等,而这些屏通常采用2对或者4对的MIPI接口。而手机CPU通常只有RGB接口,或者2对的MIPI接口,如MTK6513,MTK6573,MTK6515,MTK6575,MTK6577,MTK6517,Tegra3,高通8225等等。这中间,就需要采用一颗RGB转MIPI的桥接芯片。如同下图所示


相关图片[点击查看原始尺寸]:
按此在新窗口浏览图片


SSD2825是一个桥接芯片,针对高分辨率智能手机而设,能将24bit RGB介面转换为四通道MIPI-DSI,以驱动分辨率高达800x1366显示模组;同时,它亦支持智能手机应用的崭新显示屏技术如AMOLED、a-si LCD及 LTPS。
特别需要指出的是,目前1280*720的高清屏,某些模组标称能够支持2对MIPI接口,似乎能够用MTK6575/77,Tegra3等主控直接驱动。实际上,由于2对MIPI现阶段大约只能支持到600mbps的速率,也就说,如果用2对MIPI来驱动1280*720的屏,刷新频率只能到达50Hz以下,而且非常占用系统资源。这样就会导致在播放视频是会出现闪屏,掉帧,或者马赛克等情况。所以目前最好的模式是采用RGB转4对MIPI接口的模式来驱动1280*720的屏的选择。


抱歉!评论已关闭.