介绍
在随时随地连接至任何设备需求的推动下，无线移动技术正逐渐成为个人通信及企业通信的主流。智能手机和平板电脑的风靡，以及从因特网向移动设备下载视频量的陡增，不断刺激着移动数据通信以风驰电掣的速度发展。满足这种移动通信的爆发性需求将为新一代移动基础设施带来巨大挑战，其不但必须要能够低成本地提供所需容量、覆盖范围以及高性能，同时又要显著降低功耗，达到当前“绿色环保”的目的。
迄今为止，无线网络多为同构，主要采用大型宏蜂窝基站。未来的蜂窝基础设施将变为异构。虽然宏蜂窝将仍然是蜂窝网络的组成部分，但更小的蜂窝也将在基础设施中得到普及。最终无线基础设施的用户体验将更趋云化。这种环境现已称为云无线接入网络，又称 C-RAN[1]。
在为全球逾 200 家无线服务提供商及运营商成功提供宏基站数字基带部署的过去20年成功经验基础之上，德州仪器 (TI) 百尺竿头更进一步，推出新一代 KeyStone II 架构，为未来异构“绿色环保”无线网络实现高度集成的可扩展型低功耗解决方案。
异构网络
虽然移动数据使用呈指数级上升，但每用户平均收入 (ARPU) 并未随之增长。改善这种状况的途径之一是降低运营商成本。在未来异构网络中，小型蜂窝将提高数据速率与容量，而较大型的宏蜂窝则将确保广阔的覆盖范围。这种异构网络要取得成功必须具有低成本优势，帮助运营商在维持或提高盈利能力的同时还可轻松高效地升级网络，满足不断增长的数据通信需求。其它影响运营商利润的因素还有为适应未来技术演进而进行的可扩展开放平台的部署，其将有效产生可带来新收入的业务。
运营商实现低成本移动连接的又一途径是升级现有无线接入技术，支持更高数据率。这可能涉及重新部署频谱，使用相同远程射频头 (RRH) 及蜂窝站点基础设施实现更高的频率效率。此外，采用更简单的网络架构与更高的频谱效率部署 LTE/LTE-A 网络，也能为致力于满足定户需求的运营商带来优势。这些变革将要求基础设施硬件能够支持多重 2G/3G/4G 无线接入标准。反之，这也将简化各代技术之间的升级。
仅由宏蜂窝构成的同构网络要满足不断增长的数据吞吐量与广范覆盖范围的需求极具挑战性。为此，运营商正在考虑混合使用小型蜂窝、蜂窝边缘继电器以及宏蜂窝来改善移动网络总体性能，如下页图 1 所示。如果运营商部署的是能从小型蜂窝轻松扩展至宏蜂窝且易于使用安装的硬件，则在异构网络中混合使用多种尺寸的蜂窝会非常容易。当然小型蜂窝会增加网络中基站的数量，但它们也有改善基础设施整体能源效率的潜力。如果运营商部署的基站设备可共享一个低功耗高性能的可扩展架构，在各种网络元素中实现软硬件设计的重复使用，实现上述目标就会更加高效。总之，这些因素有助于运营商在管理资本支出
(CAPEX) 与运营支出 (OPEX) 的同时进行扩容。
此外，基于开放式平台理念的基站设备还可为运营商新增能产生新收入流的创新业务奠定坚实基础。因此，该设备也必须采用能够使用高级软件开发技术进行编程的高灵活智能硬件，以便为运营商设备投资实现最大回报。为实现这一目标，方法之一即是为运营商开发的应用在多内核片上系统 (SoC) 上预留一个或两个内核。另一种方法则是实施可在开放式平台上支持高灵活多内核编程模型的应用。
图 1：异构网络拓扑
KeyStone II 多内核架构
TI KeyStone II 高级多内核架构的创建是为了应对异构网络挑战。作为一款多内核架构，其可实现支持小型蜂窝至宏蜂窝的无线网络解决方案。KeyStone II 是首款移动基础设施处理器，集成四个 ARM? Cortex?-A15 内核的群集，与传统精简指令集计算 (RISC) 内核相比，可在提供高性能的同时功耗锐降 50%。这是未来绿色环保网络基础设施设备的一大要素。
首先，KeyStone II 将在 TI 即将推出的 28nm 基础架构应用器件中实施。它具有稳健的硬件加速器 (AccelerationPacs)，可为多标准层 1基带、层2与 层3网络及安全功能以及传输功能加速。AcclerationPacs 为独立运行，可最大限度降低 DSP 和ARM 内核的工作量，减少时延。KeyStone II 架构经扩展，可将其支持的 32 个内核配置为高速缓存一致性 ARM A15 群集（一个群集四个内核）与 TMS320C66x DSP 内核的任意组合。另外，KeyStone
II 中的多内核导航器改进后，支持 1.6 万个硬件队列以及 100 万个描述符，并可为调度和负载均衡提供基于硬件的集成智能性。增强型共享存储器控制器交换速率为 2.8Tbps，
图 2：KeyStone II 片上基站架构
可为访问外部存储器提供低时延。2.2Tbps TeraNet 交换结构支持顺畅的数据传输，也是 KeyStone II 架构的重要组成部分。这些创新技术综合在一起，可为异构网络解决方案提供所有所需的多内核功能。上图 2 即为 KeyStone II 架构的功能图。
TI KeyStone II 架构支持多种无线电标准，如 LTE/LTE-A、HSPA+、WCDMA、WiMAX、CMDA 以及 GSM。此外，还支持同步双模式工作，支持 LTE 和 WCDMA 等的同时执行。该架构的符号速率无线协处理器包含 WCDMA 发送 (TAC) 与接收芯片速率加速 (RAC) 功能。LTE 的符号速率处理由支持 OFDM 处理和频域均衡的 FFT 协处理器执行。KeyStone II 中包含的比特率无线协处理器（BCP、TCP3 与 VCP2）是多标准turbo解码器／编码器、速率匹配器／速率解匹配器、调制器／调制解调器、交错器／解交错器、相关器与维特比解码器。这些硬件加速器能够提供与
100 多个 1GHz DSP 等效的处理能力。有了这样的处理能力，就能够在低功耗 SoC 中实现空间与成本差异化的同时，确保低时延处理功能。KeyStone II 的数字无线AccelerationPac 可加速数字上／下变频转换器 (DDUC)、振幅因数降低 (CFR) 与数字预失真 (DPD) 的执行，从而可最大限度提高功率放大器 (PA) 的效率，降低系统材料清单 (BOM) 成本与功耗。
除了用于层1无线硬件加速外，AccelerationPacs 还可用于层2、层3和传输处理。在无线接口加密与 IPSec 方面，KeyStone 可使安全处理吞吐量速率较前代产品提升 1 倍。KeyStone II 在与 ARM? A15 4 通道 CorePac 相结合时，能够在单芯片上实现具有多个网络 RF 接口的完整基站。KeyStone II 部署了标准 ARM 内核，与标准 ARM 内核相比，内部互联带宽增大 3 倍，数据路径（256 比特）提升 1 倍，时钟速率提高 1 倍。
KeyStone II 可实施支持大型片上存储器的智能芯片架构，包括每个 C66x DSP 内核的专用 L2 存储器与 ARM 内核群集的共享 L2 存储器。另外，高达 6MB 的存储器容量可在 DSP 内核与 ARM 内核之间共享，而其它存储器则嵌入在 AccelerationPacs 及协处理器中。总体而言，KeyStone II 的片上存储器可提供高性能应用所需的快速访问与高吞吐量。该片上存储器支持极低的处理时延，这对实现无线运营商追求的更高质量移动用户体验至关重要。
KeyStone II 的最新共享存储器控制器支持 2.8Tbps 的吞吐量及交换能力，可直接连接至外部 DDR3 存储器。这不但可降低通常与外部存储器访问有关的时延，而且还可避免将系统数据流量传输至架构的 TeraNet 中央交换架构。TeraNet 具有 2.2Tbps 的吞吐量，支持架构中各内核之间顺畅的数据流。这意味着各处理单元能在近乎满负载下运行。由于内核不会因等待需要处理的数据而处于空闲状态，因此不会浪费处理周期。多内核导航器改进后，支持 1.6 万个硬件队列，可为支持调度与负载均衡提供
8 个基于硬件的集成可编程单元。在多内核导航器的帮助下，可高效部署高级多内核编程模型，实现最大的多内核效率。此外，这些改进还有助于简化软件升级，加速业务添加，充分满足新一代异构移动网络运营商的需求。
KeyStone II 的输入／输出 (I/O) 子系统不但可为支持 KeyStone 架构器件的互连提供 100Gbps 的高速超链接接口，而且还可帮助设备制造商针对各种特定需求扩展解决方案。该超链接无需更多的复杂协议转码，即可实现芯片间的无缝互连。相邻器件可通过快速高效的扩展存储器映射机制轻松进行访问。另外，可配置为交换机的 6 链路天线接口 (AIF2) 不但可连接至远程射频头，而且还可根据网络拓扑的要求提供天线流量的汇聚与分配功能，因而可取消使用高成本外部天线交换机制。与网络协处理器及 ARM
子系统相配合的，是作为 4 端口交换机实施的 4 条外部以太网链路，其可提供全功能网络处理能力。将这些功能与 KeyStone II 器件集成，无需采用高功耗外部网络处理器及以太网交换机。这也可同时降低系统 BOM 成本与功耗。
图 3：KeyStone II 支持异构网络
KeyStone II 架构中 DSP 内核、ARM? 内核、AccelerationPacs 以及 I/O 的高灵活配置，可为创建 SoC 器件提供丰富的功能。反过来，这些器件也可提供基站设备制造商所需的高性能与低成本，充分满足小型及宏蜂窝基站以及图 3 所示其它异构网络单元的需求。
绿色环保基站
近期中国移动公布的运营数据表明，无线基站消耗的电力中仅有半数是无线接入网络 (RAN)基站消耗的，其余一半由空调 [2]消耗。由于异构网络将主要由大量小型蜂窝基站构成，因而运营商将要求这些基站具有节能性。
KeyStone II 具有低功耗 ARM? A15 RISC 内核、C66x DSP 内核及 AcclerationPacs，以及众多高级电源管理功能。例如，每个子系统都有自己的时钟域与电源域，因此在空闲或者低流量条件下可有效关闭系统分区。每个存储器子系统都有“保持直至接入”(RTA) 功能，可显著降低存储器功耗。KeyStone II 的可扩展电源域采用 TI SmartRefl ex? 技术，支持动态电压及频率扩展 (DVSF) 功能。这些可实现动态电压扩展，在实际输入电压最低时，也能实现最高性能。综合使用这些智能电源技术，可将
SoC 功耗锐降 50%，为基站设计刷新电源效率。
基于 KeyStone II 架构的多个器件可通过超链接连接在一起，组成多内核 SoC 库实现宏基站或云 RAN 目的。为快速适应不同的流量及应用条件，进而降低静态及动态功耗，库配置中的多个器件可采用不同的智能电源管理技术在不同的节能模式下运行。每个器件都可在工作、待机和休眠等任何工作电源模式下运行。在工作模式下，器件全力运行，所有内核、加速器和 I/O 都处于上电状态。在待机模式下，内核处于空闲状态，而大多数加速器则处
于时钟禁用状态。L2、MSMC 和 DDR3 存储器以及以太网子系统处于工作状态，以实现高速流量恢复。从待机模式唤醒的典型时长不超过 25ms。在待机模式下运行可将工作功耗降低近 30%。在休眠模式下，内核处于静态电源关闭状态，所有 IP 处于电源关闭或者时钟门控状态，只有 MSMC 处于工作状态。由于之前的系统状态可以保存在 MSMC 中供快速恢复，因此从休眠模式唤醒的典型时长不超过 100ms。以休眠模式运行可将工作功耗降低近 50%。图 4 是运行在不同节能模式下的 KeyStone II 库。
图 4：低流量状态下的 KeyStone II 库节电模式
结论
与上一代现场验证 KeyStone 架构相比，KeyStone II 架构容量与性能均可提高 1 倍。该款新一代 KeyStone 架构具有当前最低成本，可应用于未来将主导无线产业的异构网络中的每一个网络单元。基于 TI SmartRefl ex 电源管理技术的高级电源性能可实现绿色环保基站，将为打造更健康的地球环境助一臂之力。KeyStone II 的多内核导航器提供高级多内核编程范式，不但能够通过支持高可扩展性与重复使用性的创新技术提高开发效率，而且还可保持对常见多内核编程模型的兼容。随着 KeyStone
II 的推出，TI将继续印证其一贯的承诺 —— 通过无与伦比的性能与功能集成为基站开发人员不断实现创新。