PLL锁相环起到调频的作用
时钟运行模式：1、运行模式（Run）
2、直接运行模式（Direct Run）
3、停止模式（Stop）
运行模式下的时钟来自于PLL提供的高频率，直接运行模式下就是绕过PLL，CPU运行在较低的频率下，停止模式就是时钟停止直到事件发生唤醒时钟。
LPC3250大部分功能块都有时钟使能不使能控制寄存器，通过时钟的关闭打开起到减少能量消耗的目的。
LPC3250的两个时钟源分别是OSC_CLK主时钟13MHZ,令一个时钟来自于32.768KHZ的RTC
clock经过397倍频之后的频率，倍频频率为13.008896MHZ
复位之后默认的情况下主时钟被打开
1、
HCLK的时钟来自于HCLK PLL的输出经过1、2或4分频之后的频率。最大为104MHZ
2、
ARM_CLK来自于HCLK_PLL的输出，最大为266MHZ
PLL的输入频率通过预分频寄存器进行分频，分频的n可取1、2、3、或4
PLL的输入分频之后是PLL的乘法器，它可以用M乘以预分频的输出值，M的范围是1到256，最终的频率范围是156MHZ----320MHZ.
预分频器(PRE-DIVIDER)—>PLL—>后分频器（POST- DIVIDER）
后分频器可以通过设置寄存器绕过。后分频器的值可以设置为：1、2、4、8、16
绕过模式可以绕过PLL倍频器或后分频器
FCLKIN—>DIV-BY-N—>M-BY-M—>Fcco—>DIV-BY-2P—>FCLKOUT