本文举例说明了一个双通道BTSC编码器如何能够生成一个锁相主时钟。它的一个通道用于生成一个音频导频音，另一个通道用于产生立体声编码输出。输出频率fMCLK通常是已知的。现在我们要做的是在一个PLL频率合成器中设置分频器，以使得fMCLK是参考输入频率(如NTSC视频的水平同步频率fH-SYNC)的倍数(见图1)。
不过，如果一个需要fMCLK的IC包含在反馈环中的话，那么相位检测器将更紧密地跟随错误，因为在该IC的fMCLK中的任何错误都将立即反映在相位检测器的输出中。当然，fMCLK在反馈环进入稳态之前是未知的。不过，只要选择了一个合适的IC，这一非传统的方法将可以为反馈环中的IC提供一个精确的主时钟。
为 了使用PLL频率合成器的概念生成一个高速MCLK，我们在反馈环中N分频器的位置上使用了一个AD71028双通道BTSC编码器和一个比较器。立体声 编码器在主单声道通道(L+R)之外增加了一个用dbx编码的降噪立体声副通道(L-R)。该编码器的输出还增加了一个被音/视频接收器用来恢复L-R信 号的BTSC导频音。
在反馈环进入稳态之后，这个导频音将跟踪水平同步速率，因此fMCLK必须是精确的12.288 MHz，以使导频音的频率固定到15.734kHz。在PLL还没有进入稳态之前，fMCLK将与BTSC编码器输出的瞬态频率fBTSC_OUT呈不确定的倍频关系(即MCLK = α· fBTSC_OUT)。换言之，当该环路没有锁定时，fMCLK和fBTSC_OUT在相位检测器的输出误差接近消除之前将一直是变化的。
在本应用中，PLL概念是可行的，因为AD71028内核可以fMCLK的一个固定小数比例用数字方式生成导频音。PLL生成的MCLK如图2所示。解码器之后的比较器为相位检测器提供一个方波导频信号。BTSC的第二个通道可用以向A/V接收器提供音频信号。
图1：这是一个使用PLL来产生MCLK的典型方法，设置小数N分频器以使得fMCLK为12.288 MHz。
图2：这一电路例示了一个非传统的使用H-SYNC和BTSC导频信号生成MCLK的方法。
作者：Jerrit Kent，高级现场应用工程师，Victor Chang，系统工程师，Raytheon公司